Do HDL ao Silício: Explorando o Ecossistema Open Source
Palestrante: Julio Nunes Avelar
Nesta palestra, vamos explorar o fluxo aberto de desenvolvimento para FPGA e ASIC, utilizando ferramentas como Yosys, OpenLane, NextPNR, prjTrellis e a tecnologia SkyWater 130. A proposta é mostrar como o ecossistema de EDA open source está tornando o design de hardware digital mais acessível, transparente e colaborativo.
Sobre o Autor:
Olá, meu nome é Julio Nunes Avelar. Sou técnico em Informática pelo IFSULDEMINAS e atualmente sou estudante de Engenharia de Computação na Universidade Estadual de Campinas (UNICAMP). Sou entusiasta de hardware e software livre, faço parte do grupo de estudos e desenvolvimento em sistemas embarcados e eletrônica da UNICAMP (Embarcações) e sou o fundador do Unicamp Odhin.
No meu tempo livre, mantenho o blog de tecnologia chamado Bzóide, contribuo para projetos de código aberto e desenvolvo diversos projetos pessoais, muitos disponíveis publicamente no meu GitHub.
Meus interesses incluem FPGA, sistemas embarcados, arquitetura de computadores, RISC-V, sistemas operacionais em tempo real (RTOS) e hardware e software de código aberto.